{"id":580,"date":"2024-05-24T11:53:57","date_gmt":"2024-05-24T03:53:57","guid":{"rendered":"http:\/\/1717.webi.svipwebs.com\/?post_type=products&#038;p=580"},"modified":"2026-09-19T17:10:54","modified_gmt":"2026-09-19T09:10:54","slug":"10-layer-hdi-pcb-2","status":"publish","type":"products","link":"https:\/\/1717.webi.svipwebs.com\/de_de\/products\/10-layer-hdi-pcb-2\/","title":{"rendered":"10-lagige HDI-Leiterplatte"},"content":{"rendered":"<div data-page-id=\"KC2KdNPNGo26S8x0c8IcsK0cnOb\" data-lark-html-role=\"root\" data-docx-has-block-data=\"false\">\n<div class=\"ace-line ace-line old-record-id-MKR6foKjgdzJ0qcMO2dceu8Gn3g\">Die 10-lagige 2+N+2-HDI-Leiterplatte ist eine der praktischsten Stapelstrukturen mit hoher Dichte f\u00fcr moderne Kommunikations- und industrielle Hochgeschwindigkeitsger\u00e4te. Im Gegensatz zu herk\u00f6mmlichen mehrschichtigen HDI-Leiterplatten zeichnet sich ihr einzigartiges 2+N+2-Stapeldesign durch zwei aufeinanderfolgende Aufbaulagen sowohl auf der Ober- als auch auf der Unterseite aus. Diese Schichtstruktur verteilt dichte BGA-Leitungen und differentielle Hochgeschwindigkeitssignale effektiv und verbessert so die Layout-Flexibilit\u00e4t f\u00fcr kompakte elektronische Hardware erheblich. Bei ANPSE Tech f\u00fchren wir zahlreiche 2+N+2-HDI-Stapelkonstruktionen f\u00fcr hochpr\u00e4zise Projekte durch und wissen, dass sich selbst geringf\u00fcgige Unterschiede bei der Steuerung der Stapelkonstruktion direkt auf die Signalstabilit\u00e4t und die Ausbeute der Leiterplatten auswirken.<\/div>\n<div class=\"ace-line ace-line old-record-id-D4mmfwLC8dCUvUcvK2JcW53Tn8b\">Viele Kunden entscheiden sich f\u00fcr 10-lagige 2+N+2-HDI-Strukturen f\u00fcr optische Module und 5G-HF-Ger\u00e4te. Die mittleren N-Kernschichten dienen als stabile Stromversorgungs- und Masseebenen, w\u00e4hrend die beiden \u00e4u\u00dferen Aufbauschichten die Verdrahtung von Bauteilen mit engem Rasterabstand und die Verbindung \u00fcber Microvias \u00fcbernehmen. Diese Trennung verringert das \u00dcbersprechen zwischen Stromleitungen und Hochgeschwindigkeits-Signalleitungen. Wir halten die Toleranz f\u00fcr die Gesamtausrichtung der Schichten w\u00e4hrend des Laminiervorgangs streng auf \u00b10,025 mm ein \u2013 ein Wert, der weitaus enger ist als bei herk\u00f6mmlichen HDI-Leiterplatten \u2013, um einen Schichtenversatz zu verhindern, der die Impedanzkonsistenz beeintr\u00e4chtigen w\u00fcrde.<\/div>\n<div class=\"ace-line ace-line old-record-id-GMMkf43jndLqSucHMijcHTk7n9f\">Die sequenzielle Doppellaminierung ist das Herzst\u00fcck der zuverl\u00e4ssigen Fertigung von 10-lagigen 2+N+2-HDI-Leiterplatten. Diese Struktur erfordert zwei unabh\u00e4ngige Vakuumlaminierungszyklen anstelle eines einmaligen Pressvorgangs. Wir halten bei jeder Aufbaustufe stabile Laminierparameter von 175\u2013180 \u00b0C bei einem Vakuumdruck von 2,2\u20132,8 MPa ein. Eine langsame Abk\u00fchlung mit 3\u20134 \u00b0C pro Minute ist erforderlich, um innere Spannungen abzubauen, wodurch die Verformung der Leiterplatte nach dem Pressen effizient auf unter 0,081 TP3T reduziert wird. F\u00fcr die \u00e4u\u00dferen Schichten verwenden wir ausschlie\u00dflich d\u00fcnnes Prepreg der 1080er-Serie, wodurch eine gleichm\u00e4\u00dfige Harzf\u00fcllung ohne \u00dcberlaufen oder Hohlr\u00e4ume in den Schichten gew\u00e4hrleistet wird.<\/div>\n<div class=\"ace-line ace-line old-record-id-OWa1fRnbZdkZn3ctFLYckVnQnMe\">Die Herstellung der Microvias ist entscheidend f\u00fcr die hohe Packungsdichte der kundenspezifischen 10-lagigen 2+N+2-HDI-Leiterplatte. Alle Microvias in den Au\u00dfenlagen werden durch pr\u00e4zises UV-Laserbohren hergestellt, wobei der minimale Lochdurchmesser 0,1 mm betr\u00e4gt und die Positioniergenauigkeit auf \u00b10,05 mm kontrolliert wird. Jedes Microvia wird einer gr\u00fcndlichen Plasma-Entschmierung und einer vollst\u00e4ndigen Kupferbeschichtung unterzogen, wodurch die Via-Hohlraumrate unter 3% gehalten wird. Au\u00dferdem begrenzen wir das Seitenverh\u00e4ltnis der Microvias auf unter 0,75:1 \u2013 ein wichtiger Standard, um Risse im Microvia-K\u00f6rper und eine schlechte Leitf\u00e4higkeit w\u00e4hrend des langfristigen Betriebs der Baugruppe zu vermeiden.<\/div>\n<div class=\"ace-line ace-line old-record-id-DXy4fyaOPd4V2LcJU6EcZP6dnYd\">Die Impedanzkontrolle steht bei der Herstellung unserer HDI-Stack-ups f\u00fcr die Kommunikationstechnik stets im Mittelpunkt. Hochgeschwindigkeits-Signalleitungen auf den \u00e4u\u00dferen Aufbauschichten werden streng kalibriert, wobei die Impedanztoleranz auf \u00b15% festgelegt ist. Wir passen die Kupferdicke und den Dielektrikumsabstand bereits w\u00e4hrend der Stack-up-Planung an die Anforderungen des Kunden an Hochgeschwindigkeitsschaltungen an. Diese pr\u00e4zise Steuerung reduziert effektiv die D\u00e4mpfung von Hochfrequenzsignalen und \u00dcbertragungsverluste und eignet sich somit ideal f\u00fcr Szenarien mit einer hohen Signal\u00fcbertragungsrate von 10 Gbit\/s und mehr.<\/div>\n<div class=\"ace-line ace-line old-record-id-XhYofd0R0dcFGycS63OchCIFnXm\">Fertige Leiterplatten durchlaufen gezielte Zuverl\u00e4ssigkeitspr\u00fcfungen, die speziell auf 2+N+2-Lagen-Aufbauten zugeschnitten sind. Wir f\u00fchren eine 100%-AOI-Pr\u00fcfung zur \u00dcberpr\u00fcfung der Mikrovia-Integrit\u00e4t und der Leiterbahnpr\u00e4zision sowie umfassende elektrische Durchgangspr\u00fcfungen durch. Thermische Zykluspr\u00fcfungen an Stichproben aus jeder Charge im Temperaturbereich von -40 \u00b0C bis 125 \u00b0C \u00fcberpr\u00fcfen die Stabilit\u00e4t der Schichtverbindungen und verhindern so eine Delaminierung oder Schichtabl\u00f6sung in komplexen Betriebsumgebungen.<\/div>\n<div class=\"ace-line ace-line old-record-id-YLsRfG17mdBMR2c6L3Gc3XIWnnO\">ANPSE Tech bietet professionelle Fertigungsdienstleistungen f\u00fcr 2+N+2-HDI-Laminate an. Wir unterst\u00fctzen die kundenspezifische Optimierung von Laminataufbauten, die Validierung von Prototypen sowie die Massenproduktion in gro\u00dfen St\u00fcckzahlen. Dank unserer ausgefeilten Verfahren zur sequenziellen Laminierung und zur Prozesssteuerung bei Mikrovias liefern wir hochstabile 10-lagige HDI-Leiterplatten f\u00fcr die optische Kommunikation, die industrielle Steuerung und hochpr\u00e4zise Unterhaltungselektronik.<\/div>\n<\/div>","protected":false},"excerpt":{"rendered":"<p>10-layer 2+N+2 HDI PCB is one of the most practical high-density stack-up structures for modern communication and high-speed industrial devices. Unlike standard multilayer HDI boards, its unique 2+N+2 stack-up design features two sequential build-up layers on both the top and bottom sides. This layered structure effectively disperses dense BGA routing and high-speed differential signals, greatly [&hellip;]<\/p>\n","protected":false},"featured_media":4144,"parent":0,"menu_order":0,"template":"","tags":[521,514,80],"product":[495],"class_list":["post-580","products","type-products","status-publish","has-post-thumbnail","hentry","tag-10-layer-hdi-pcb","tag-10l-hdi-pcb","tag-pingguo","product-hdi-pcb"],"acf":[],"_links":{"self":[{"href":"https:\/\/1717.webi.svipwebs.com\/de_de\/wp-json\/wp\/v2\/products\/580","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/1717.webi.svipwebs.com\/de_de\/wp-json\/wp\/v2\/products"}],"about":[{"href":"https:\/\/1717.webi.svipwebs.com\/de_de\/wp-json\/wp\/v2\/types\/products"}],"version-history":[{"count":5,"href":"https:\/\/1717.webi.svipwebs.com\/de_de\/wp-json\/wp\/v2\/products\/580\/revisions"}],"predecessor-version":[{"id":4371,"href":"https:\/\/1717.webi.svipwebs.com\/de_de\/wp-json\/wp\/v2\/products\/580\/revisions\/4371"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/1717.webi.svipwebs.com\/de_de\/wp-json\/wp\/v2\/media\/4144"}],"wp:attachment":[{"href":"https:\/\/1717.webi.svipwebs.com\/de_de\/wp-json\/wp\/v2\/media?parent=580"}],"wp:term":[{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/1717.webi.svipwebs.com\/de_de\/wp-json\/wp\/v2\/tags?post=580"},{"taxonomy":"product","embeddable":true,"href":"https:\/\/1717.webi.svipwebs.com\/de_de\/wp-json\/wp\/v2\/product?post=580"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}